(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-153804

(43)公開日 平成8年(1996)6月11日

(51) Int.Cl.6 H01L 21/8238

27/092

21/285

庁内整理番号

FΙ

技術表示箇所

H01L 27/08

321 D

29/ 78

301 G

審査請求 未請求 請求項の数9 OL (全 15 頁) 最終頁に続く

(21)出願番号

特願平7-25220

(22)出願日

平成7年(1995)2月14日

識別記号

С

(31) 優先権主張番号 特願平6-233098

(32)優先日

平6 (1994) 9 月28日

(33)優先権主張国

日本(JP)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 小松 裕司

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 弁理士 小池 晃 (外2名)


(54) 【発明の名称】 ゲート電極の形成方法

(57) 【要約】

【目的】 WSix 層単独であっても、SiO2 膜に対 する密着性に優れ、ゲート酸化膜の耐圧を良好に維持可 能なゲート電極を形成する。

【構成】 WF6のSiCl2H2 還元にもとづくLP CVDにより、Si組成比xの値が2.7以上、好まし くは3. 0以上のWSix層5iを成膜する。このWS i_X 層 5i は F 原子の取り込みが少ないため、 Si 原子 の結合手はゲート酸化膜4の〇原子と十分に結合でき る。 n MOS, p MOS両トランジスタの形成領域にお いてWSix層5iに各々n型とp型の不純物をイオン 注入した後、これをパターニングすれば、仕事関数の制 御されたゲート電極5na, 5paを形成でき、閾値電 圧Vthを対称化することができる。

【効果】 低抵抗で薄型のゲート電極が低コストで実現 し、MOSトランジスタの高集積化、動作高速化に寄与 する。



【特許請求の範囲】

【請求項1】 高融点金属フッ化物とクロロシラン系化合物とを含む混合ガスを用いてCVDを行うことにより基板上に高融点金属シリサイド膜を成膜する工程と、前記高融点金属シリサイド膜をパターニングしてゲート電極を形成する工程とを有するゲート電極の形成方法。

【請求項2】 高融点金属フッ化物とクロロシラン系化合物とを含む混合ガスを用いてCVDを行うことにより基板上に高融点金属シリサイド膜を成膜する工程と、前記高融点金属シリサイド膜に仕事関数を制御するため 10の不純物を導入する工程と、

前記高融点金属シリサイド膜をパターニングしてゲート電極を形成する工程とを有するゲート電極の形成方法。

【請求項3】 高融点金属フッ化物とクロロシラン系化合物とを含む混合ガスを用いてCVDを行うことにより基板上に高融点金属シリサイド膜を成膜する工程と、前記高融点金属シリサイド膜に仕事関数を制御するための不純物を導入する工程と、

前記高融点金属シリサイド膜上に不純物の拡散を防止する拡散防止膜を成膜する工程と、

前記拡散防止膜と前記高融点金属シリサイド膜とを一括 的にパターニングしてゲート電極を形成する工程とを有 するゲート電極の形成方法。

【請求項4】 前記高融点金属シリサイド膜を成膜する工程では、六フッ化タングステンとジクロロシランを含む混合ガスを用いて一般式WSix(ただし、x \geq 2.7)で表されるタングステン・シリサイド膜を成膜する請求項1ないし請求項3のいずれか1項に記載のゲート電極の形成方法。

【請求項5】 前記拡散防止膜として金属窒化物膜およ 30 び/または金属酸窒化物膜を用いる請求項3記載のゲート電極の形成方法。

【請求項 6 】 前記不純物の導入により、前記高融点金属シリサイド膜の不純物濃度範囲を $10^{20} \sim 10^{22}/c$ m³ のオーダーに設定する請求項 2 ないし請求項 5 のいずれか 1 項に記載のゲート電極の形成方法。

【請求項7】 前記髙融点金属シリサイド膜中の不純物を、 O_2 もしくは N_2 を10%以上含む雰囲気中で熱処理を行うことにより活性化する請求項6記載のゲート電極の形成方法。

【請求項8】 前記熱処理を前記ゲート電極のパターニング後に行う請求項7記載のゲート電極の形成方法。

【請求項9】 前記ゲート電極はMOSトランジスタの ゲート電極である請求項1ないし請求項8のいずれか1 項に記載のゲート電極の形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はMOSトランジスタ等の 半導体素子に用いられるゲート電極の形成方法に関し、 特にこのゲート電極を高融点金属シリサイド膜単独で形 50 2

成することにより、低コスト、低抵抗、優れた密着性、高ゲート耐圧といった要件をいずれも満足させ、またこのゲート電極の仕事関数を制御することにより駆動能力の向上と高度な微細化への対応を図る方法に関する。 【0002】

【従来の技術】同一基板上に n型MOSトランジスタ (nMOS) とp型MOSトランジスタ (pMOS) とを共存させた相補型MOSトランジスタ (CMOS) 回路は、両トランジスタのオン時のみ電流が流れるため消費電力が低く、またその構造から微細化や高集積化に適し、高速動作が実現可能であるといった利点を有し、メモリ系デバイスやロジック系デバイスをはじめとする多くのLSIの構成要素として広く用いられている。

【0003】このCMOS回路には、バルク基板上に形成されるものだけではなく、素子間の完全分離が可能なSOI(Silicon On Insulator)基板を利用したものもある。厚さ500nm程度のSi活性層を有するSOI基板を用いることより、ソフト・エラーの抑制、およびCMOS回路特有の有害な導通現象であるラッチアップの抑制が可能となることは、研究の比較的早い時期から示されていた。これに加えて近年では、Si活性層を100nm程度まで薄膜化し、またチャネル不純物濃度を低下(おおよそ $1\times10^{17}/c$ m³以下)してほぼSi活性層の厚さ方向の全体を空乏化させると、短チャネル効果の抑制や電流駆動能力の向上など、優れた性能が得られることが明らかにされている。

【0004】ところで、近年のMOSトランジスタのゲート電極については、(1)構成材料の選択、および(2)微細化に対応した仕事関数の制御、という2つの大きな検討テーマがある。

【0005】まず、(1)の構成材料の選択について説 明する。従来からMOSトランジスタのゲート電極材料 としては、nMOS, pMOS共にn+型ポリシリコン 膜、あるいはこの上に高融点金属シリサイド膜を積層し たポリサイド膜が用いられてきた。 n+ 型ポリシリコン 膜が用いられるのは、この膜が高温プロセスにも良く耐 えるからである。しかし、n+型ポリシリコンのシート 抵抗は100nmの膜厚で約100Ω/口もあり、LS Iの微細化および高集積化の進展と共に、ポリシリコン ・ゲート電極の配線抵抗による信号の遅延がLSIの動 作速度に対して無視できないレベルとなってきた。かか る背景から、不純物含有ポリシリコン層に比べてアニー ル後に1桁以上低いシート抵抗が得られる高融点金属シ リサイドが注目されるようになってきた。この高融点金 属シリサイドの代表例は、WSix(タングステン・シ リサイド)である。しかも、この材料は不純物含有ポリ シリコン膜よりも仕事関数が大きく、後述するような仕 事関数による閾値電圧Vu制御にも有望である。しか し、WSix膜は以下の理由により、単層でゲート電極 として用いられるには至っていない。

【0006】第一に、 WSi_x 膜は SiO_2 膜に対する密着性に乏しいという問題がある。たとえば、 WF_6 (六フッ化タングステン) $/SiH_4$ (シラン) 混合ガス系を用いる、いわゆるシラン還元CVDでこれを成膜した場合、CVDゆえにスパッタリングとは異なり、下地の SiO_2 膜に対する照射損傷は良好に抑えられる反面、 WSi_x 膜は極めて剥離し易くなる。これは、シラン還元CVDで成膜された WSi_x 膜に通常、 $1020/cm^3$ ものオーダーでF原子が含有されており、 SiO_2 膜のO原子と結合すべきSi原子の結合手が、F原子で消費されているためと考えられている。

【0007】第二の問題は、WSix 膜の被酸化特性が悪く、膜が脆弱化しやすいことである。WSix のようにWとSiとが共存する系では、Siが先に酸化されて表面に安定なSiO2 膜が形成される可能性があり、外部から充分量のSi が供給される系であれば、このSiO2 膜によりWSix 膜の表面が保護される。しかし、WSix 膜単独では表面の保護を行うに十分な膜厚のSiO2 膜が生成されず、この結果、蒸気圧の高いWOx が生成して膜が脆弱化する原因となる。

【0008】以上のような理由により、サブミクロン ($0.7\sim0.8\mu m$) 以降の世代では、WSix 膜は 単層膜ではなく、n+2ポリシリコン層の上に積層した いわゆるWーポリサイド (タングステン・ポリサイド) 膜の形で、ゲート電極材料あるいはメモリ/ロジック系 デバイスの多層配線材料として広く用いられている。これは、下地のSiO2 膜との界面には従来より使用実績 があり、特性も良く理解されているポリシリコン膜を用い、低抵抗化はその上に積層されたWSix 膜で図るという考え方にもとづいている。

【0009】次に、(2) 微細化に対応した仕事関数の制御について説明する。従来からMOSトランジスタのゲート電極の構成材料としてn+型ポリシリコン膜、あるいはこの上に高融点金属シリサイド膜を積層したポリサイド膜が利用されてきた背景には、上述した耐熱性の他に、チャネル・プロファイルが埋込み型となるために高いバルク移動度を利用して動作を高速化できることがある。しかし、埋込みチャネル型のMOSトランジスタでは、ソース/ドレイン領域から迫り出している空乏層の先端がゲート電界の影響により基板の深い部分で互いに接近するため、パンチスルーが生じ易い問題がある。したがって、デザイン・ルールがディープ・サブミクロン以下に縮小される世代では、埋込みチャネル型では短チャネル効果の抑制が困難となり、ゆえに表面チャネル型の採用が望まれる。

【0010】CMOSにおいてはさらに、nMOSとpMOSの閾値電圧Vthを対称化することが要求される。nMOS,pMOSのいずれのゲート電極にもn+型ポリシリコン膜を用いていた従来のCMOS回路では、nMOSとpMOSとの間に仕事関数差が存在し、この差 50

1

に起因して閾値電圧(V_{th})が非対称となっている。C MOSインバータとして基本ゲートを構成した場合の信号伝達特性を対称化するためには、V_{th}を対称化する必要があるが、通常はpMOSのチャネル領域に浅くホウ素をイオン注入し、両トランジスタのV_{th}をほぼ等しく(通常は1V以下)設定している。しかし、V_{th}調整用のイオン注入により基板表面の不純物濃度を上昇させると、基板表面付近のキャリア移動度が低下して動作高速化に不利となる。

【0011】SOI基板上のMOSトランジスタについても、同様の問題が起こる。すなわち、n+型ポリシリコン・ゲート電極を有するnMOSの V_{th} をエンハンスメント型に必要な $0.5\sim1.0$ Vに設定しようとすると、必要なチャネル不純物濃度は $10^{17}/c$ m³ 以上ものオーダーに跳ね上がってしまう。

【0012】さらに、ゲート長が 0.1μ mレベルにまで微細化された際には、トランジスタ1個あたりの V_{th} 制御に寄与するチャネル不純物の絶対数が少なくなり、統計的なゆらぎによる V_{th} の変動が相対的に無視できなくなることが、1994年シンポジウム・オンVLSIテクノロジー抄録集,講演番号2.3に報告されている。このように、高速化の障害あるいはゆらぎの問題を避け難いチャネル不純物を用いた V_{th} 制御は、いずれ限界に突き当たる。したがって、チャネル・プロファイルを表面チャネル型とし、またチャネル不純物濃度の低い領域で良好な V_{th} 調整を行うためには、ゲート電極の仕事関数の制御が不可欠である。

【0013】仕事関数によるVth制御の具体例としては、まずnMOSのゲート電極にn+型ポリシリコン膜、pMOSのゲート電極にp+型ポリシリコン膜をそれぞれ用いた、いわゆるデュアル・ゲート型のCMOSが知られている。

【0014】1994年シンポジウム・オンVLSIテクノロジー抄録集,演題番号2.2には、SOI基板上に形成されたp+-n+ダブル・ゲート型のMOSトランジスタが示されている。これは、フロント・ゲート電極にp+型ポリシリコン膜、バック・ゲート電極にn+型ポリシリコン膜を用いたMOSトランジスタであり、短チャネル効果を抑制しながら V_{th} を0.3V未満に低下させることに成功している。

【0015】また、1993年 I E D M 抄録集,演題番号 30.2.1 には、SOI 基板上に 50% の G e を含む多結晶 S i G e を用いてゲート電極を形成した MOSトランジスタが示されている。ここでは、チャネル不純物濃度が低くても V_{th} を 0.5 V_{th} 近傍まで下げ、完全デプリション型で温度による V_{th} 変動の少ない C MOS の作成に成功している。

【0016】さらに、1985年IEDM抄録集、演題番号15.5には、 $1\times10^{12-15}$ / cm^2 のオーダーで不純物をドーピングしたSiリッチなMoSixゲー

ト電極を用いたCMOSが示されている。このCMOSでは、 $MoSi_X$ 膜とゲート酸化膜との界面にフェルミ準位の変化が温度に依存するような非縮退型のSi 層を偏析させることにより、温度によるVthの変動を補償している。

[0017]

【発明が解決しようとする課題】しかしながら、かかる 経緯で実用化されてきたW-ポリサイド膜、および従来 より検討されている仕事関数によるV_{th}制御には、以下 のような問題がある。

【0018】まず、Wーポリサイド膜に関する問題点について述べる。Wーポリサイド膜は、ドライエッチングによる異方性加工が困難である。これは、上層側のWSix 膜の主エッチング種が塩素、下層側のポリシリコン膜の高選択エッチングを行うための主エッチング種が臭素といったように、両者の最適エッチング条件が大きく異なっており、両層に対して共に異方性加工を達成しようとすると、途中でエッチング条件を切り換えるマルチ・ステップ・プロセスが必要となるからである。しかし、ゲート電極の薄膜化に伴って切り換えタイミングりずれに対するマージンが減少している上、タイミング判定そのものが、LSIの表面段差の増大と共に困難となっている。したがって、ドライエッチング装置に著しく高度な制御性が備わっていない限り、Wーポリサイド膜の加工は困難である。

【0019】第二に、WSix膜の成膜前には厳密なポリシリコン表面の洗浄を要する。Wーポリサイド膜の成膜工程では、ポリシリコン膜を成膜した後に一旦ウェハを大気開放するが、WSix膜を良好な密着性をもって積層するためには、この大気開放時に該ポリシリコン膜の表面に成長する自然酸化膜を完全に除去しなければならない。自然酸化膜の除去は通常、希フッ酸水溶液にウェハを浸漬するディップ洗浄により行われているが、ウェハの乾燥時に液滴が付着した部分に自然酸化膜が残る現象、いわゆるウォーター・マークが発生し、歩留りを著しく低下させることが問題となっている。この問題を解決するために、クラスター・ツールを用い、ウェハを途中で大気開放せずにポリシリコン膜とWSix膜との連続成膜を行うことも考えられるが、コスト・メリットが生ずるか否かは未だに明確ではない。

$S i O_2 + 2 F \rightarrow S i F_2 + 2 O$

が進行し、F原子の取り込みが継続すると共に、遊離の 酸素が放出される。この放出された酸素は、ゲート酸化 膜とポリシリコン膜との間の界面に拡散して新たな酸化 50 6

膜を成長させるため、ゲート酸化膜の膜厚を変動させ、 その結果としてMOSトランジスタの閾値電圧V_{th}をば らつかせる原因となる。

【0021】第四に、下層側のポリシリコン膜は、低抵抗化にはほとんど寄与しておらず、Wーポリサイド膜の総体的なシート抵抗は100nmの膜厚の場合(WSix 膜50nm+ポリシリコン膜50nm)はおおよそ200/□が限度である。したがって、LSIの高さ方向の微細化を図る観点からも不利である。

【0022】第五に、Wーポリサイド膜は2層構造をとるため、前処理、成膜、膜の加工といったあらゆるステップにおいて不可避的に工程数が増大したり、工程が複雑化したりする。このことは、LSIの製造コストを上昇させる原因となる。

【0023】このように、W-ポリサイド膜は、シート抵抗やコストをある程度犠牲にしながら用いられてきたものであり、その2層構造に特有の問題点も抱えている。したがって、 SiO_2 膜に対する密着性や被酸化特性上の問題点が解決されれば、WSix 膜を単独でゲート電極として使用する方が、抵抗やコストの面からはるかに有利である。また、n+2ポリシリコン膜よりも仕事関数が大きいWSix 膜は、Vth制御にも有効である。同様のことは、WSix 膜以外の高融点金属シリサイド膜についても言える。

【0024】次に、従来の仕事関数による V_{th} 制御の問題点について述べる。まず、n+20p+20ポリシリコン膜を用いたデュアル・ゲート型CMOSについては、nMOSおよびpMOSのチャネル・プロファイルを共に表面チャネル型とすることによりパンチスルー耐性を向上させることができるが、ゲート電極の仕事関数に応じたチャネル不純物濃度の調整は、依然として必要である。しかも、ゲート長が 0.1μ mレベルまで微細化された場合には、チャネル不純物濃度が1018/cm3のオーダーに達し、これがトランジスタの電流駆動能力を劣化させる原因となる。

【0025】一方、前述のp+-n+ ダブル・ゲートを用いる手法は、SOI 基板上のトランジスタに限定されるものであり、かつ V_{th} が活性領域となるSi 膜やゲート酸化膜の膜厚に非常に敏感であるため、デバイス設計の自由度が減少する欠点がある。

【0026】また、前述のSiGeを用いてゲート電極を用いる手法は、ミッド・バンド・ギャップ近傍の仕事関数の制御が困難である。

【0027】さらに、前述のMoSixゲート電極を用いる手法では、MoSix膜の成膜をスパッタリング法で行っているため、ステップ・カバレージの悪さに起因する段差部分での配線抵抗の上昇や、成膜時のイオン照射損傷に起因するゲート酸化膜の耐圧劣化を免れることができず、将来の微細デバイスに適用するには不十分である。

【0028】このように、従来からMOSトランジスタのゲート電極の仕事関数制御が種々提案されているものの、未だ決め手を欠いているのが実情である。そこで本発明は、MOSトランジスタ等の半導体素子のゲート電極を高融点金属シリサイド膜単独で形成した場合にも、低コスト、低抵抗、優れた密着性、高ゲート耐圧といった要件をいずれも満足でき、さらにその仕事関数の制御を通じてチャネル不純物濃度の低い領域でも良好なVlh制御を可能とするゲート電極の形成方法を提案することを目的とする。

[0029]

【課題を解決するための手段】本発明のゲート電極の形 成方法は、上述の目的を達するために提案されるもので あり、高融点金属フッ化物とクロロシラン系化合物とを 含む混合ガスを用いてCVDを行うことにより基板上に 高融点金属シリサイド膜を成膜する成膜工程と、前記高 融点金属シリサイド膜をパターニングしてゲート電極を 形成するパターニング工程とを経るものである。成膜後 の上記高融点金属シリサイド膜には、仕事関数を制御す るための不純物を導入し、しかる後にパターニングを行 20 ってゲート電極としても良い。また、かかる不純物導入 を行った際は、上記高融点金属シリサイド膜上に不純物 の拡散を防止する拡散防止膜を成膜し、パターニングエ 程においてこの拡散防止膜と高融点金属シリサイド膜と を一括的にパターニングすると、後工程でアニールが行 われても不純物の外方拡散を抑制することができ、好適 である。この場合の拡散防止膜としては、金属窒化物膜 および/または金属酸窒化物膜を用いることができる。 具体的には、Ti, W, Siの窒化物膜または酸窒化物 膜が挙げられる。

【0030】本発明で用いられるクロロシラン系化合物とは、シラン(SiH_4)またはポリシラン(Si_RH_{2n+2})の水素分子の少なくとも1個が塩素(C1)原子に置換された誘導体である。また、上記高融点金属シリサイド膜は従来公知のものであって良く、例示すればW Si_X 膜, $MoSi_X$ (モリブデン・シリサイド)膜, $TiSi_X$ (チタン・シリサイド)膜, $TaSi_X$ (タンタル・シリサイド)膜等である。

【0031】前記高融点金属シリサイド膜を成膜する工程では、六フッ化タングステン(WF6)とジクロロシ 40 ラン(SiCl2H2)を含む混合ガスを用いたCVDにより、一般式WSixで表されるタングステン・シリサイド膜を成膜することが好適である。しかも、本発明者が実験的に見出したところによると、上記組成式中のxを2.7以上とした場合に、膜厚10nm近傍の極薄ゲート酸化膜の耐圧を良好に維持することができる。ゲート酸化膜の厚さが30nm程度であった世代までは、従来のシラン還元により成膜される一般的なWSix膜(x ≒ 2.6)であってもゲート耐圧はそれほど問題とならなかったが、厚さが10nm付近まで薄膜化された 50

8

ゲート酸化膜の耐圧は保証することができない。すなわち、本発明で用いられる WSi_x 膜は、従来の一般的な WSi_x 膜よりも Si_y 更なのである。 $x \ge 3$. 0 であれば、一層望ましい。なお、x の値の上限はここでは特に規定されるものではないが、Si リッチになり過ぎるとシート抵抗が上昇するため、実用範囲には自ずと限度がある

【0032】上記高融点金属シリサイド膜への不純物導入の方法は、気相拡散、固相拡散、イオン注入のいずれでも構わない。この不純物導入は、マスクを用いて高融点金属シリサイド膜の所定の領域に選択的に行うこともでき、たとえばレジスト・マスクを介したイオン注入により、各々異なる種類の不純物、もしくは異なる濃度の不純物を異なる領域に導入することができる。この後、これらの領域の各々においてパターニングを行えば、仕事関数の異なる複数のゲート電極を同時に形成することが可能となる。

【0033】高融点金属シリサイド膜へ不純物を導入す る場合は、不純物濃度範囲を1020~1022/cm3の オーダーに設定すると良い。不純物濃度が上記範囲より も少ない場合には、仕事関数が有意に変化せず、所望の Vth調整を行うことができない。また、上記範囲よりも 多いと、上記不純物導入が特にイオン注入で行われる場 合に問題が生ずる。すなわち、ゲート電極のような薄い 膜へイオン注入を行う場合には、ゲート電極の下側への イオン突き抜けを防止するためにイオン加速エネルギー を低下させているので、余り高濃度にイオン注入を行お うとすると所要時間が著しく増大し、プロセスの実用性 が損なわれてしまう。また、イオン注入時にはマスクと して用いられるレジスト・パターンにも同様に大量の不 純物が導入されるが、このようなレジスト・パターンは ドーパントの種類によっては内部で架橋反応を起こすな どして硬化する。一旦硬化したレジスト・パターンは、 通常のO2 プラズマ・アッシングでは完全に除去できな いばかりか、表面硬化層の破裂に起因するポッピング残 渣で基板表面を汚染する原因となる。

【0034】ところで、前述の不純物の外方拡散の抑制は、熱処理方法を適切に選択して高融点金属シリサイド膜の結晶性を制御することによっても可能である。すなわち、拡散経路となる結晶粒界にゲート電極の性能に影響を与えない他の元素を偏析させてこれをブロックするか、あるいは結晶粒成長を抑制することにより粒界そのものを減少させる2通りの手法が考えられる。前者の手法としては、上記熱処理を O_2 または N_2 を10%以上含む雰囲気中で行うことが挙げられる。雰囲気中の O_2 含有量または N_2 含有量は、10%未満であると熱処理の所要時間が長くなり、デバイス特性やスループットに悪影響が現れる虞れが大きい。含有量の上限は特に規定されるものではなく、100%であっても構わない。また後者の手法としては、上記熱処理をゲート電極のパタ

ーニング後に行うことが挙げられる。なお、熱処理の手法は電気炉を用いたファーネス・アニール、ハロゲン・ランプを用いたラピッド・サーマル・アニール (RTA) など、従来公知の手法を採用すれば良い。

【0035】本発明で形成されるゲート電極は、MOS トランジスタのゲート電極として好適である。本発明で 用いられるような高融点金属シリサイドの仕事関数は、 ノンドープ状態でも一般にSiのバンド・ギャップ付近 に位置している。したがって、かかる材料を用いてMO Sトランジスタのゲート電極を形成すれば、チャネル領 10 域にそれほど大量の不純物を導入しなくても、トランジ スタの閾値電圧Vthを適当な値に調整することができ る。ポリシリコン・ゲート電極あるいはWーポリサイド ・ゲート電極を用いた従来のMOSトランジスタでは、 閾値電圧Vthをたとえば約0.6Vとするためにチャネ ル不純物濃度を1017/cm3のオーダー以上に高める ことが必要であったが、WSix ゲート電極を用いれ ば、ノンドープ状態でもチャネル不純物濃度は1016/ cm3のオーダー以下で十分である。このとき、電子の 移動度 μ μ は不純物による散乱が少なくなる分増大し、 室温で約2倍となることが知られている。したがって、 本発明によれば、MOSトランジスタの電流駆動能力 (電子の移動度μπに比例)を約2倍に上昇させること ができる。

[0036]

【作用】SiO2膜中のO原子は、WSix膜のW原子 よりも、Si原子とより強く結合する。したがって、W Six 膜中のSi原子の結合手がいかに多くSiO2 膜 中のO原子と結合できるかが、WSix 膜のSiO2 膜 に対する密着性に大きく寄与する要因となる。ジクロロ 30 シラン還元によるCVDで成膜されたWSix 膜は、お そらくその成膜温度の高さによる結晶性の良さに起因し て、シラン還元によるWSix 膜よりもF原子の取り込 み量が3桁も低い(1×1017/cm3)ため、Si原 子の有効な結合手がF原子に消費されている割合が少な い。したがって、照射損傷によるSi原子のダングリン グ・ボンドの生成が比較的少ないと言われるCVDで も、SiO2膜に対する密着性に優れたWSix膜を形 成することができる。しかも、W原子に対するSi原子 の組成比xを2. 7以上とすること、すなわち化学量論 40 的組成よりもSiリッチとすることにより、厚さ10n mレベルのゲート酸化膜の耐圧も良好に維持することが できる。したがって、従来では困難であったWSiҳ膜 単独によるゲート電極の形成が可能となる。しかも、C VD成膜はスパッタリング成膜と異なりカバレージに優 れ、しかもイオン照射損傷が少ないので、段差部分での 抵抗上昇やゲート絶縁膜の絶縁耐圧劣化も抑制できる。 【0037】また、上記WSix 膜は、その仕事関数が Siのバンド・ギャップに近いことから、MOSトラン ジスタのゲート電極とされた場合に、チャネル不純物濃 50

10

度の低い、したがってキャリア移動度が高く、電流駆動能力に優れたMOSトランジスタを構成できるメリットを有する。この WSi_x 膜にさらに不純物を導入することにより、ミッド・バンド・ギャップ近傍で仕事関数を制御することが可能となり、将来デバイスに向けた高性能化を図ることができる。また、このように不純物を導入した場合、後処理として必ず不純物活性化のための熱処理が必要となるが、このとき WSi_x 層上に拡散防止膜として金属窒化物層および/または金属酸窒化物層を成膜するか、O2 またはN2 を結晶粒界に偏析させて拡散経路をブロックするか、あるいは熱処理をゲート電極のパターニング後に行うことで結晶粒成長を抑制してアモルファスに近い状態を維持することにより、不純物の外方拡散を抑制して仕事関数の変動を防止することができる。

[0038]

【実施例】以下、本発明の具体的な実施例について説明 する。

【0039】実施例1

本実施例では、様々なSi組成比xの値を有するWSix層を用いて薄いゲート酸化膜上にゲート電極を形成してMOSキャパシタを構成し、上記xの値とゲート酸化膜の耐圧との関係について検討した。

[0041]

WF6 流量 1.6 SCCM SiCl2H2流量 80~160 SCCM Ar流量 100 SCCM ガス圧 40 Pa 基板温度 680 ℃

上記WS ix 膜のS i 組成比 x は、S i C 12 H2 流量 にもとづいて変化させることができる。この流量が 8 0 S C C M, 1 0 0 S C C M, 1 2 0 S C C M, 1 4 0 S C C M, 1 6 0 S C C M と変化するにつれて、x の値は x=2. 6, x=2. 7, x=2. 8, x=2. 9, x=3. 0 と変化した。このうち、x=2. 7以上のWS ix 層が本発明の範囲に含まれるものであり、いずれも ゲート酸化膜に対する密着性は良好であった。

【0042】このWS i_x 層を面積 $5\,\mathrm{mm}^2$ のゲート電極に加工してMOSキャパシタを形成し、ゲート酸化膜のTZDB(初期不良絶縁破壊)特性を測定した。また、比較のため、WS i_x 層の替わりにポリシリコン層を用いてゲート電極を形成した場合についても、同様の測定を行った。

【0043】結果を図1ないし図4に示す。これらの図

面は、縦軸に絶縁破壊を起こしたMOSキャパシタの相対頻度(%)、横軸に絶縁破壊電界(MV/cm)をとったヒストグラムであり、図1ないし図3は本発明のWSix層(それぞれx=2.8,x=2.9,x=3.0)を用いた場合、図4は比較例のポリシリコン層を用いた場合を表している。絶縁破壊は一般に1MV/cm未満の領域に現れ、ピンホール等の初期欠陥に起因するAモード破壊、 $1\sim5$ MV/cmの領域に現れ、ゲート酸化膜の表面の汚染や欠陥に起因するBモード破壊、および5MV/cm以上の領域に現れ、ゲート酸化膜の本が、まなでは10を表す 10を表す 10を表す 10を表す 10を表す 10を表す 10を表す 10を表す 10を表す 10の耐圧(真性耐圧)を表す 10を表す 10の可能な 10

【0044】まず、比較例のポリシリコン層を示す図4をみると、良品率が100%となっており、この層が SiO_2 との間の界面特性において優れた実績を示していることが伺えるが、シート抵抗が高いために動作高速化には限界がある。

【0045】これに対し、本発明のWSix層では、Si組成比xの値が上昇するにつれて良品率が上昇し、x 20 =3.0の時には97.3%もの良品率が達成されることがわかった。これは、成膜時のWF6に対するSiCl2H2の流量比が大きくなることにより、ゲート耐圧を劣化させる原因である副生成物HFの生成比が低下しためである。

【0046】 <u>実施例2</u>

本実施例では、実施例1にて最も優れたゲート耐圧が確保できたSi組成比x=3. 0のW Si_x 層を用い、CMOSのゲート電極を形成した例である。このプロセスを、図5ないし図9を参照しながら説明する。

【0047】まず、図5に示されるように、n型のSi基板1(n-Sub)に高エネルギー・イオン注入およびアニールによりp型ウェル2(p-Well)を形成し、続いてLOCOS法により素子分離領域<math>3を形成し、さらに熱酸化により厚さ11nmのゲート酸化膜4を形成した。

【0048】このゲート酸化膜4の形成後、混酸ボイル等の前処理は特に行わずに基板を直ちにLPCVD装置に搬入し、一例として下記の条件で WSi_X 膜を成膜した。

[0049]

WF6 流量 1.6 SCCM SiCl2H2流量 160 SCCM Ar流量 100 SCCM ガス圧 40 Pa 基板温度 680 ℃ 成膜時間 80 秒

これにより、図 6 に示されるように、基板の全面にW S i_x 膜 5 i (添字 i は真性であることを示す。)を約 i_x 膜 5 i の i_x 原 5 i の i_x に i_x に

12

組成比xは3.0であり、下地のゲート酸化膜4に対して良好な密着性を示した。

【0050】続いて、上記WS ix 膜 5i 上に、オフセットS i O2 膜 6 を形成した。このときの成膜は、たとえばS i H4 / O2 系によるプラズマC V D、あるいはS i C 12 H2 / N2 O系によるL P C V D にて行うことができる。上記オフセットS i O2 膜 6 は、後述のソース/ドレイン領域(図 7 の符号 7 、8 を参照。)を形成するためのイオン注入からゲート電極(図 7 の符号 5 i aを参照。)を保護する役割と、ゲート電極 5 i aを酸化雰囲気から遮断する役割とを果たすものである。

【0051】次に、図示されないレジスト・マスクを用い、まず一例としてマグネトロンRIE装置とCHF $_3$ /O $_2$ 混合ガスを用いて上記オフセットSiO $_2$ 膜 6 をドライエッチングし、図 7 に示されるようなオフセットSiO $_2$ 膜パターン6 a(添字aは、異方性加工された部材であることを示す。以下同様。)を形成した。

【0052】次に、基板を有磁場マイクロ波プラズマ・エッチング装置に搬入し、共通マスクにてWS i_X 層 5 i_X で、一例として下記の条件でエッチングした。

[0053]

 C 1 2 流量
 7 2 SCCM

 O2 流量
 8 SCCM

 ガス圧
 0.4 Pa

 マイクロ波パワー
 8 5 0 W (2 4 5

マイクロ波パワー 850 W(2.45 GHz)

 $RFNTTZ \cdot NTT = 40 W (13.56 MH z)$

基板温度 0 ℃

この工程では、エッチング反応生成物Si〇x からなる側壁保護膜(図示せず。)が形成されながらエッチングが異方的に進行し、図7に示されるように垂直壁を有する線幅約0.2 μ mのゲート電極5iaが形成された。【0054】なお、上記のプロセスでは共通のレジスト・マスクを用いてオフセットSi〇z 膜6とWSix 層5iとを順次エッチングしたが、別の方法として、オフセットSi〇z 膜6のエッチングを終了した後、一旦レジスト・マスクを除去し、残ったオフセットSiОz 膜6のパターンをマスクとしてWSix 層5iをエッチングしても良い。この方法によれば、レジスト・マスクの側壁面が無くなる分だけ側壁保護膜の付着面積が減少するので、側壁保護膜を除去するための後処理の負荷を軽減し、また側壁保護膜に起因するダスト発生を低減することができる。

【0055】さらに、図示されないレジスト・マスクを用い、nMOS形成領域とpMOS形成領域の各々に対してn型不純物とp型不純物をイオン注入で打ち分けることにより、p型ウェル4の表層部にはn-型のソース/ドレイン領域7、Si基板の表層部にはp-型のソース/ドレイン領域8を、それぞれゲート電極5iaに対

して自己整合的に形成した。

【0056】次に、図8に示されるように、通常のSi O2 膜の全面堆積およびエッチバックにより、上記ゲー ト電極5iaの側壁面にサイドウォール9SWを形成し た。このエッチバックは、Si基板1(p型ウェル2を 含む。) が露出するまで行った。この後、熱酸化を行っ て、Si露出面に厚さ10nm程度の薄いSiO2膜1 0を形成した。この薄いSiO2膜10は、次に述べる イオン注入時のチャネリング防止膜として設けられるも のである。なお、この熱酸化時、ゲート電極5iaはオ 10 フセットSiOz膜パターン6aおよびサイドウォール 9 SWに囲まれているため、酸化雰囲気に曝されること がなく、したがって、WO3の生成によるゲート電極5 i aの脆弱化や剥離は生じなかった。

【0057】続いて、図示されないレジスト・マスクを 用い、nMOS形成領域とpMOS形成領域の各々に対 してn型不純物とp型不純物をイオン注入で打ち分け た。このイオン注入により、双方のMOSトランジスタ の形成領域において、LDD構造を有するソース/ドレ イン領域7,8がそれぞれ形成された。

【0058】なお、ソース/ドレイン領域7,8を形成 するための上記2回のイオン注入における不純物の飛程 は、オフセットSiО2 膜パターン6 a の膜厚を超える ものではないため、上記ゲート電極5 i a に何ら影響は 及ばなかった。これらのイオン注入により導入された不 純物は、通常のアニールにより活性化させた。

$$\tau = \tau_G + \tau_i + \tau_L$$

$$= \tau_G + \tau_L$$

ここで、 τ_G はゲート抵抗 R_G とゲート容量 C_G の積、 τιはトランジスタのオン抵抗Ronと負荷容量Cιの積 でそれぞれ近似することができる。ゲート抵抗RGは、 シート抵抗RSに比例する量である。また、オン抵抗R ONはチャネル抵抗RCHと寄生抵抗RPARAの和であるが、

$$\tau_G = R_G \times C_G$$

$$= \{R_S \times (W/L)\} \times C_G$$

(ただし、Wはゲート幅、Lはゲート長)

$$\tau_L = R_{0N} \times C_L$$

= $(R_{CH} + R_{PARA}) \times C_L$

= R CH \times C L

40

 $\tau = \{R_S \times (W/L)\} \times C_G + (R_{CH} \times C_L)$ $\cdot \cdot \cdot (iv)$

である。

よって、

【0065】ここで、Wーポリサイド・ゲートをWSi x単層膜ゲートに変更した場合を考えると、シート抵抗 RS は $20\Omega/\Box$ から $10\Omega/\Box$ に変化することにな り、式(iv)のRs は1/2となる。また、本明細書の 「課題を解決するための手段」の欄で論じたように、電 流駆動能力は最大で2倍になる。これは、式(iv)のチャ ネル抵抗RcHの値が1/2になることを意味している。

14

*【0059】この後、図9に示されるように、基板の全 面にSiO2層間絶縁膜11を堆積させた後、これをパ ターニングしてソース/ドレイン領域7,8、およびゲ ート電極5iaの図示されない領域に臨むコンタクト・ ホール12を開口した。さらに、通常のメタライゼーシ ョン工程により、たとえばバリヤメタルとAI-1%S i膜からなるAl系多層膜を全面被着させた後、これを パターニングし、電極13を形成してCMOSを完成し

【0060】ここで、上述のようにして完成されたСМ OSの動作速度が、従来のポリシリコン・ゲート電極あ るいはWーポリサイド・ゲート電極を用いた従来のCM OSに比べてどの程度上昇するかを検討した。

【0061】まず膜厚100nmのポリシリコン膜、W ーポリサイド膜、およびWSix膜のシート抵抗RSを 比較すると、各々約100Ω/□, 20Ω/□, 10Ω ∕□である。

【0062】次に、信号遅延時間 τを試算してみる。信 号遅延時間 τ は、ゲートに入力信号が入ってからゲート 電位が立ち上がるまでの時間 τ G と、トランジスタがオ ンとなるための真性の時間 τ_iと、トランジスタのオン 電流により負荷容量 CL が充電されるまでの時間 TL の 和で表される。ただし、通常は $\tau_i \ll \tau_G$ 、 τ_L なの で、 τ_i は無視できる。以上のことを表すと、式(i) となる。

[0063]

[0064]

· · · (i)

※微細化によりデバイス特性を向上させようとしている時 はRCH≫RPARAなので、RPARAは無視できる。以上のこ とを表すと、式(ii), (iii) となる。

· · · (i i i)

· · · (i i)

なる。つまり、本実施例で完成されたCMOSは、従来 のトランジスタに比べて最大約2倍の動作速度を達成で きることがわかった。

【0066】実施例3

本実施例では、実施例2のnMOSとpMOSの各ゲー ト電極の仕事関数をイオン注入により変化させた。この プロセスを図5、および図10ないし図13を参照しな がら説明する。ただし、実施例2と共通する部分につい したがって、信号遅延時間 τ も全体として最大1/2と50 ては詳細な説明を省略する。

【0067】まず、図5に示されるように、ゲート酸化膜4の形成までを実施例1と同様に行った。次に、後にn MOSとp MOSのチャネル領域にそれぞれ(イオン種)および(イオン種)をそれぞれイオン注入し、各チャネル領域の不純物濃度を $1 \times 10^{16}/c$ m 3 のオーダーとした。

【0068】次に図10に示されるように、基板の全面にWSix層5iを堆積させた。このWSix層5iのうち、pMOSの形成領域をレジスト・マスク14で被覆し、露出部分にヒ素(As+)のイオン注入を行ってこれをn+型のWSix層5nに変化させた。このときのイオン注入条件は、たとえばイオン加速エネルギー20keV,ドース量 $5\times10^{15}/cm^2$ (濃度にして $1\times10^{20}/cm^3$)のオーダーとした。

【0069】次に、図11に示されるように、nMOS の形成領域をレジスト・マスク15で被覆し、露出部分にホウ素 (B+) のイオン注入を行ってこれをp型のW Si_x 層5pに変化させた。このときのイオン注入条件は、たとえばイオン加速エネルギー15keV, ドース量 $1\times10^{15}/cm^2$ (濃度にして $5\times10^{20}/cm^3$) のオーダーとした。

【0070】続いて、図12に示されるように、基板の全面にオフセットSiO₂ 膜6を堆積させた。

【0071】この後、ドライエッチングによるゲート電極5 n a,5 p a の形成、サイドウォール9 S W の形成、ソース/ドレイン領域7,8 の形成、活性化アニール、S i O2 層間絶縁膜11 の形成、コンタクト・ホール12 の開口、電極13 の形成を実施例2 と同様に行った。 さらに、ソース/ドレイン領域7,8 およびゲート電極5 n a,5 p a に含まれる不純物を活性化させる 30 ため、上記の基体を電気炉に搬入し、一例として100 %乾燥O2 雰囲気中、850 C,30 分間の熱処理を行い、図13 に示されるような C M O S トランジスタを完成した。

【0072】本実施例で形成されたCMOSトランジスタは、n MOSとp MOSの各ゲート電極の仕事関数がイオン注入により相異せしめられており、両トランジスタの V_{th} はいずれも $0.6\sim0.7$ Vであった。一般に、スケーリング則に沿って動作速度を改善するためには、トランジスタの V_{th} を電源電圧のおおよそ20%以 40 下にする必要があると言われているが、上記の V_{th} の値は電源電圧が将来3 Vに引き下げられても、これにほぼ対応できる値である。また、n MOSとp MOSの V_{th} が対称化されることにより、C MOSトランジスタ回路の入出力特性の対称性を改善することができた。

【0073】なお、本実施例ではチャネル領域へのイオン注入とゲート電極の仕事関数制御を併せて行ったが、ゲート電極の仕事関数によってはチャネル領域へのイオン注入が不要とすることもできる。たとえば、nMOSとpMOSの各ゲート電極の不純物濃度を各々1×1050

16

²¹/c m³ のオーダーとした場合には、チャネル領域へのイオン注入は不要であった。

【0074】また、本実施例ではn+型とゲート電極5 n aとp+型のゲート電極5 p aとを形成したが、n+型とp+型の中間的な仕事関数を有するゲート電極を形成することも、もちろん可能である。

【0075】実施例4

本実施例では、実施例3でWSix B5i へ導入された不純物のアニール時の外方拡散を防止するために、ゲート電極5na, 5paをSi N膜で被覆した。本実施例のプロセスを、図14ないし図17を参照しながら説明する。

【0076】まず、実施例3で上述したように、WSix層5iへn型およびp型不純物をそれぞれ導入してnMOS形成領域をn+型のWSix層5n、pMOS形成領域をp+型のWSix層5pに変化させた後、基板の全面にLPCVD法により第1のSiN膜16を約30nmの厚さに堆積させ、さらにこの上に厚さ約120nmのオフセットSiO2膜6を成膜した。図14には、ここまでの工程が図示されている。

【0078】次に、図16に示されるように、上記サイドウォール形成用のSiO2膜9と第2のSiN膜17とをエッチバックしてサイドウォール9SW、17SWを形成し、熱酸化により薄いSiO2膜10を形成した後、イオン注入を行ってLDD構造を有するソース/ドレイン領域7、8を形成した。この後、ゲート電極5na、5pa、およびソース/ドレイン領域7、8中の不純物を活性化させるための熱処理を行ったが、ゲート電極5na、5paは第1のSiN膜パターン16aおよび第2のSiN膜よりなるサイドウォール17SWに包囲されているため、不純物の外方拡散が抑制された。また、この熱処理をゲート電極5na、5paのパターニング後に行っているため、該ゲート電極5na、5paの内部における結晶成長が抑制され、このことも外方拡散の抑制に寄与した。

【0079】この後、 SiO_2 層間絶縁膜11の形成、コンタクト・ホール12の開口、電極13の形成を実施例3と同様に行い、図17に示されるようなCMOSトランジスタを完成した。

【0080】本実施例では、ゲート電極5na, 5pa

をSiN膜で被覆することにより、不純物の外方拡散を抑制し、熱処理に伴う仕事関数の変動を抑制することができた。これにより、製造されるCMOSトランジスタの信頼性と歩留りを大幅に向上させることができた。

【0081】以上、本発明を4例の実施例にもとづいて 説明したが、本発明はこれらの実施例に何ら限定される ものではない。

【0082】たとえば、上述の実施例では髙融点金属シリサイド層としてWSix層のみを例示したが、この他の公知の髙融点金属シリサイド層を適用しても、同様のり、別果が期待できる。この髙融点金属シリサイド層の上には、フォトリソグラフィの精度を向上させるために、たとえばポリシリコン膜からなる反射防止膜が形成されていても良い。また、CMOSトランジスタの構築基板としてはp型ウェルを有するn型Si基板を採り上げたが、n型ウェルを有するn型Si基板を採り上げたが、n型ウェルを有するv型Si基板を用いても良い。また、nMOSとpMOSに対するイオン注入の実施順序も、上述の逆として構わない。さらに、上述の実施順序も、上述の逆として構わない。さらに、上述の実施例ではバルク型トランジスタを念頭に置いて説明したが、本発明はSOI基板上に形成されるトランジスタにも適用することができる。

【0083】この他、デザイン・ルール、基板構成の細部、イオン注入条件、CVD条件、ドライエッチング条件についても、適宜変更可能である。

[0084]

【発明の効果】以上の説明からも明らかなように、本発明によれば密着性の不足やゲート耐圧の劣化といった問題点が解消されることにより、従来は困難であった高融点金属シリサイド層単独によるゲート電極の形成が可能 30 となる。したがって、従来のポリサイド膜に比べて低抵抗かつ薄型で高集積化に適するゲート電極を形成することができ、トランジスタの動作速度を大幅に向上させることができる。また、成膜・加工工程もポリサイド膜に比べて簡略化されるため、製造コストの上昇を抑制することができる。さらに、本発明ではゲート電極の仕事関数の制御を通じてトランジスタのVいを正確に制御できるようになるため、将来の微細化や低電源電圧化に対応可能な高性能トランジスタの製造が可能となる。

【図面の簡単な説明】

【図1】本発明を適用して形成したWSix(x=2. 8)ゲート電極を有するMOSキャパシタのゲート絶縁 膜の耐圧特性を示すヒストグラムである。

【図2】本発明を適用して形成したWSix(x=2. 9)ゲート電極を有するMOSキャパシタのゲート絶縁 膜の耐圧特性を示すヒストグラムである。

【図3】本発明を適用して形成したWSix(x=3.0)ゲート電極を有するMOSキャパシタのゲート絶縁膜の耐圧特性を示すヒストグラムである。

【図4】比較のため、従来のポリシリコン・ゲート電極 50 CMOSトランジスタを完成した状態を示す模式的断面

18

を有するMOSキャパシタのゲート絶縁膜の耐圧特性を 示すヒストグラムである。

【図5】本発明をCMOSトランジスタのゲート電極の 形成に適用したプロセス例において、n型Si基板上に p型ウェル、素子分離領域、ゲート酸化膜を形成した状態を示す模式的断面図である。

【図6】図5の基板上にWSix層とオフセットSiO 2 膜を順次積層した状態を示す模式的断面図である。

【図7】図6のオフセット SiO_2 膜と WSi_x 層とを順次ドライエッチングしてゲート電極を形成し、低濃度のソース/ドレイン領域を形成した状態を示す模式的断面図である。

【図8】図7のゲート電極の側壁面にサイドウォールを 形成し、高濃度のソース/ドレイン領域を形成した状態 を示す模式的断面図である。

【図9】図8の基板上でSiO2層間絶縁膜の形成、コンタクト・ホールの開口、配線の形成を行って、CMOSトランジスタを完成した状態を示す模式的断面図である。

【図10】本発明をCMOSトランジスタのゲート電極の形成に適用した他のプロセス例において、nMOS形成領域内のWSix層にn型不純物のイオン注入を行っている状態を示す模式的断面図である。

【図11】pMOS形成領域内の上記WSix層にp型不純物のイオン注入を行っている状態を示す模式的断面図である。

【図12】図11のWS i_X 層の上にオフセットSiO2 膜を積層した状態を示す模式的断面図である。

【図13】図12の基板上でゲート電極のパターニング、サイドウォールの形成、ソース/ドレイン領域の形成、SiO2層間絶縁膜の形成、コンタクト・ホールの開口、配線の形成を行って、CMOSトランジスタを完成した状態を示す模式的断面図である。

【図14】本発明をCMOSトランジスタのゲート電極の形成に適用したさらに他のプロセス例において、n型およびp型不純物を導入したWSix層の上に第1のSiN膜とオフセットSiO2膜とを順次積層した状態を示す模式的断面図である。

【図15】図 $140WSi_x$ 層をパターニングしてゲート電極を形成し、低濃度のソース/ドレイン領域を形成し、この上に第20SiN膜とサイドウォール形成用の SiO_2 膜を順次積層した状態を示す模式的断面図である。

【図16】図15の第2のSiN膜とSiO2 膜をエッチバックしてサイドウォールを形成し、高濃度のソース/ドレイン領域を形成した状態を示す模式的断面図であっる。


【図17】図16の基板上でSiO2層間絶縁膜の形成、コンタクト・ホールの開口、配線の形成を行って、CMOSトランジスタを完成した状態を示す模式的版画

図である。

【符号の説明】

- 1 S i 基板
- 2 p型ウェル
- 5 i (真性) WSix層
- 5 i a (真性WS i x 層からなる) ゲート電極
- 5 n (n+型) WSix 層

【図1】



8 (pMOSの) ソース/ドレイン領域16 第1のSiN膜

5p (p+型) WSix 層

17 第2のSiN膜


【図2】

*5 n a (n+型WSix層からなる) ゲート電極


5 pa (p+型WSix層からなる) ゲート電極

(nMOSの) ソース/ドレイン領域


20




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図14】




【図13】




【図15】



【図16】



【図17】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/285 29/78

301 T